PCB PDN design guidelines (PCB电源完整性设计指导) ------PCB去耦准则

PCB PDN design guidelines (PCB电源完整性设计指导) ------PCB去耦准则

一、 不带电源平面
1.为每个有源设备至少提供一个“本地”去耦电容器,并为板上分布的每个电压至少提供一个更大的“散装”去耦电容器。
2.本地去耦电容器应连接在有源设备的电压和接地引脚之间。由电容器/设备连接形成的环路面积应最小化。
3.本地去耦电容器的标称值通常为0.001、0.01或0.047 uF。一些有源设备可能需要几个本地去耦电容器,以响应电流的突然需求。
4.大容量去耦电容器应位于板子上施加电压的位置附近。如果板上产生了电压,则整体去耦应靠近产生电压的位置。
5.大容量去耦电容器的尺寸应满足整个电路板的瞬态电流需求。通常,大容量去耦电容器的值等于连接到同一总线的本地去耦电容器的值之和的1到10倍。
6.通常,两个具有相同标称值的本地去耦电容器要优于一个具有标称值两倍的本地去耦电容器。两个电容器的整体连接电感较低,并为电源总线的其余部分提供了更好的高频滤波。

下图显示了局部去耦的效果。 本地去耦电容器用作低通滤波器。 高频(HF)开关电流主要存在于由IC的电容器和电源/接地引脚形成的环路中。 在电源侧环路中,HF电流非常弱。 去耦电容器就像一个储液罐,由低频(LF)电流填充,并由HF电流放电。 充电/放电速度实际上取决于环路电感。 当电容器靠近IC放置时,IC侧环路的尺寸会最小化,并且电感非常小。 同时,电源侧环路的电感要大得多。 只要电容足够大,HF电流将被限制在一个非常小的环路中。 本地去耦电容器不仅可以稳定电源电压,还可以减少潜在的EMI问题
PCB PDN design guidelines (PCB电源完整性设计指导) ------PCB去耦准则
在两层板上设计接地平面并仍然允许在两层布线的一种方法是设计下图所示的接地网格。然后,每条路径附近都会有接地回路,从而形成相对较小的环路。 单元的大小和轨道的宽度取决于应用程序。 更高的电流和更高的频率将需要更宽的走线和更小的单元。 接地栅格也适用于柔性PCB,与实心平面相比,它可以实现更好的柔韧性。
PCB PDN design guidelines (PCB电源完整性设计指导) ------PCB去耦准则
下图显示了不带电源平面的板上良好局部去耦电容器连接的各种示例:
PCB PDN design guidelines (PCB电源完整性设计指导) ------PCB去耦准则
二 电源平面紧密间隔(<0.3 mm)的电路板

1.多层板通常使用两种类型的去耦电容器。大容量的“散装”电容器有助于最小化低频(例如,几百kHz以下)时电源总线的阻抗。较小的“本地”电容器会降低较高频率下的电源总线阻抗(例如,在紧密间隔的板上,最高可达100 MHz)。在更高的频率下,电源总线阻抗由平面决定。
2.电路板通常具有一个或两个大的电解大容量去耦电容器,或者在较小的封装中可以使用六个或更多的大容量去耦电容器。两种方法都是有效的,并且通常根据尺寸,成本和电路板面积的限制做出决定。
3.批量去耦的总值取决于板上有源设备的瞬态功率要求。通常,总的体积去耦电容是连接到电源总线的局部去耦电容的1到10倍。
4.本地去耦电容器旨在在较高频率下有效。它们连接到配电平面的电感比其标称电容更为重要。通常,较小的封装尺寸可以以比较大封装更低的电感连接到平面。因此,最好使用较小的封装电容器。
5.选择在给定的包装尺寸下可用的最大标称电容。但是,请勿使用标称电容小于电源和电源返回平面之间自然出现的平行板电容的电容器[C =εA/ d]。由FR-4材料制成的电路板包含一对间隔0.25 mm(10mil)的配电平面,其平面间电容约为16 pF / cm2。
6.本地去耦电容器的位置并不重要,因为它们的性能主要取决于其与平面的连接电感。在它们有效的频率下,它们可以位于有源设备总体上的任何位置。

7.电容器有效的最大频率与电容器数量的平方根成正比。 因此,高速电路板通常为电路板上的每个有源器件都配备许多本地去耦电容器。
8.连接电感取决于电容器主体,安装焊盘,走线和过孔形成的环路面积。

为了使连接电感最小:

  1. 切勿使用走线! 找到安装垫附近的过孔。
  2. 如果焊盘附近没有足够的通孔空间,则移动整个电容器。 电容器的位置无关紧要,但是连接电感至关重要。
  3. 将两个通孔放置在尽可能近的位置。
  4. 四个通孔(而不是两个)将使连接电感几乎减半。
  5. 将所有本地去耦电容器安装在最靠*面的电路板上。 连接电感几乎与到平面的距离成正比

下图显示了具有紧密分布的配电平面的板上局部去耦电容器连接的各种示例。 较低电感的连接将在较高频率下更有效。
PCB PDN design guidelines (PCB电源完整性设计指导) ------PCB去耦准则
三,平面间距较大的电路板(> 0.5 mm)

在配电平面间距较大的板上,不能忽略由于电源平面和接地平面之间的环路面积而引起的电感。 实际上,该电感可用于增强电路板的电源总线去耦。 如果安装正确,则在间距较宽的板上的局部去耦电容器可以有效降低频率高达几GHz的电源总线上的噪声。 间距紧密的通孔之间的互感会迫使电流从附近的去耦电容器中吸出,然后再从配电平面中吸出。 为了利用这种现象,重要的是使局部去耦电容器的连接电感最小。 将这些电容器放置在要去耦的设备附近非常重要。 一些一般准则列为:

  1. 多层板通常采用两种类型的去耦电容器。 大容量的“散装”电容器有助于最小化低频(例如,几百kHz以下)时电源总线的阻抗。 较小的“本地”电容器会降低较高频率下的电源总线阻抗。
  2. 电路板通常具有一个或两个大的电解大容量去耦电容器,或者在较小的封装中可以使用六个或更多的大容量去耦电容器。两种方法都是有效的,并且通常会根据尺寸,成本和电路板面积的限制做出决定。
  3. 批量去耦的总值取决于板上有源设备的瞬态功率要求。通常,总的体积去耦电容是连接到电源总线的局部去耦电容的1到10倍。
  4. 本地去耦电容器旨在在较高频率下有效。它们连接到配电平面的电感比其标称电容更为重要。通常,较小的封装尺寸可以以比较大封装更低的电感连接到平面。因此,本地去耦电容应尽可能小。
  5. 选择给定封装尺寸下可用的最大标称电容。标称电容值并不像连接电感那么重要。通常,在宽间隔的板上的本地去耦电容器的标称值约为0.01uF。
  6. 本地去耦电容器的位置至关重要。本地去耦电容器应尽可能靠近要去耦的有源设备的电源或接地引脚。去耦电容应放置在靠近电源/接地平面对中远离有源器件的平面的引脚(Vcc,Vss,Vdd或GND)附近。例如,如果组件位于4层板的顶面上,而第2层和第3层分别是Vcc和GND,则去耦电容器应位于有源器件的GND引脚附近。如果该板上底面上有任何有源器件,则位于这些器件顶面上的去耦电容器应位于其Vcc引脚旁边。
  7. 如果去耦电容器可以放置在足够靠近有源器件的位置以共享同一通孔,则这是最佳选择。 但是,在任何情况下都不应在去耦电容器安装焊盘和过孔之间使用走线。 去耦电容器的通孔位于安装焊盘内或附近,以最大程度地减小其连接电感。 为了使连接电感最小:

切勿在去耦电容器上使用走线! 找到安装垫附近的过孔。
将两个电容器过孔尽可能靠近放置。
将所有本地去耦电容器安装在最靠*面的电路板上。 连接电感几乎与到平面的距离成正比。

下图显示了两个示例,这些示例在具有宽分布配电平面的板上具有良好的本地去耦电容器连接。
PCB PDN design guidelines (PCB电源完整性设计指导) ------PCB去耦准则
以上文章为千有科技专有,未经允许,不允许转发或者用于商用,否则将追责。