内存映射协处理器接口

Question

我有一个非常基本的问题。我正在研究的架构提供了一个内存映射 协处理器接口。有人可以证实我正确理解这个概念：

如果我有一个协处理器连接，那么总线系统上的某些内存区域被保留为 与协处理器通信，即发送和读取数据，执行命令等

或者，有紧密耦合的方法，我认为有另一种机制用于与协处理器进行通信，并且这种开销较少，因为协处理器更接近主机，是那对吗？

非常感谢你对这个微不足道的问题的一些见解;）。

Answer 1

我认为你的理解是基本正确的，除了保留的是一块地址空间，这可能不对应任何地方的任何“真实”内存，它只是一种使用相同机制的方法之一通常会用于读写存储器位置以向协处理器读取数据和从协处理器写入数据。

我不认为以非内存映射的方式公开协处理器会更高效。例如，可能会实施某种虚拟指令，但在开销上不一定较低。我认为在不参考架构和实现的细节的情况下就这种事情做一般性陈述是非常困难的。

也许在Memory-Mapped IO*的文章将让你验证你的假设是正确的，作为协处理器通信是非常简单，只是正常的“设备IO”至于CPU而言。