camera接口---MIPI CSI-2接口、DVP接口和FPD-Link III LVDS等接口对比

 

 

接口类型	信号线	极限速率	最大速率	抗干扰能力	适用摄像头像素		PCB laypuit
MIPI CSI-2	串口 CLKP/N、DATAP/N 最大支持4-lane 一般2-lane可以搞定			低压差分信号，产生的干扰小，抗干扰能力也强	支持800W以上		lvds接口耦合，走线必须差分等长
DVP	并口 PCLK、VSYNC、HSYNC D[0：11] 支持8/10/12bit数据	PCLK极限96M左右	PCLK最好控制在72M以下		最大500W		阻抗要求低
FPD-Link III LVDS							阻抗要求高

MIPI接口比DVP的接口信号线少，由于是低压差分信号，产生的干扰小，抗干扰能力也强。最重要的是DVP接口在信号完整性方面受限制，速率也受限制。500W还可以勉强用DVP，800W及以上都采用MIPI接口。

 DVP

    DVP分为三个部分：输出总线；输入总线；电源总线；如下图：

    

 >>输入总线介绍

    a>PWDN是camera的使能管脚，有两种配置方式，一种为standby，一种是normal work，设置为standby的时候，一切对camera的操作都是无效的，包括复位。所以在RESET之前，一定要将PWDN管脚设置为normal模式，否则RESET无效。

    b>RESET是camera的复位管脚，此方式为硬复位模式，camera的各个IO口恢复到出厂默认状态。只有在XCLK开启后，将RESET置为低，硬复位才有效，否则复位无效。

    c>XCLK是camera的工作时钟管脚，此管脚为BB提供camera的工作时钟。

    d>IIC是camera和BB通信的总线通道。

>>输出总线介绍

    a>data为camera的数据管脚。此数据脚可以输出的格式有YUV、RGB、JPEG等。

    b>VSYNC为camera的帧同步信号管脚。一个VYSNC信号结束表示一帧（即一个画面）的数据已经输出完毕。

    c>HSYNC为camera行同步信号管脚。一个HSYNC信号结束表示一行的数据已经输出完毕。

    d>PCLK为像素同步信号管脚。一个PCLK信号结束表示一个像素点的数据已经输出完毕。    

>>Power线介绍

    a>AVDD为camera的模拟电压。

    b>DOVDD为camera的GPIO口数字电压。

    c>DVDD为camera的核工作电压。

    一般来说，要求先提供sensor的GPIO口电压，接着提供模拟电压，最后提供工作电压。时序如下图：