功能文档使用

功能->结构->如何通信->时序->时间参数
eg

1 模块功能

• 异步接口信号通信

2 结构

接口包括：

• 32bit数据总线
• 16bit地址总线
• 读指示
• 写指示
• 片选指示
• 状态指示

3 通信

明确步骤
观察过程

1. 明确输入、输出、双向
2. 分清每个步骤的控制方
3. 分清每个步骤交流的信息
4. 看参数表
5. 分清通信双方分别保证哪些参数
6. 确保时序下简化设计

CPU从FPGA读时序

首先CPU片选，同时给出地址
FPGA接口三态门响应，CPU_RDY_N由高阻变为高电平
CPU提出读要求
FPGA接口响应，进入数据准备阶段，将数据输出到cpu_data上，CPU_RDY_N保持高电平一段时间，随后变为低电平，表示数据准备完毕
CPU看到后，读数据一段时间后，读操作结束
FPGA看到后，三态门接口变为高电平，等待下一次或结束
CPU关掉片选
FPGA关掉接口，变为高阻态