竞赛部第五次硬件培训

1. 三极管的入门

1.1 本征半导体

本征半导体是完全不含杂质且无晶格缺陷的纯净半导体称为本征半导体。本征半导体一般是指其导电能力主要由材料的本征激发决定的纯净半导体。主要常见的代表有硅、锗这两种元素的单晶体结构。竞赛部第五次硬件培训

1.2 杂质半导体

在本征半导体中掺入某些微量元素作为杂质,可使半导体的导电性发生显著变化。掺入的杂质主要是三价或五价元素。掺入杂质的本征半导体称为杂质半导体。竞赛部第五次硬件培训

1.3 PN结

采用不同的掺杂工艺,通过扩散作用,将P型半导体与N型半导*作在同一块半导体(通常是硅或锗)基片上,在它们的交界面就形成空间电荷区称为PN结(英语:PN junction)。PN结具有单向导电性,是电子技术中许多器件所利用的特性,例如半导体二极管、双极性晶体管的物质基础。
竞赛部第五次硬件培训
正向偏置:
竞赛部第五次硬件培训

1.4 三极管

三极管全称应为半导体三极管,也称双极型晶体管、晶体三极管,是一种控制电流的半导体器件。其作用是把微弱信号放大成幅度值较大的电信号,也用作无触点开关。它是在一块半导体基片上制作两个相距很近的PN结,两个PN结把整块半导体分成三部分,中间部分是基区,两侧部分是发射区和集电区,排列方式有PNP和NPN两种。

1.4.1 三极管的类型

半导体三极管的结构示意图如图所示。它有两种类型:NPN型和PNP型。
(a) NPN型管结构示意图
(b) PNP型管结构示意图
© NPN管的电路符号
(d) PNP管的电路符号竞赛部第五次硬件培训

1.4.2 三极管的构造(以NPN为例)

位于中间的P区称为基极,它很薄且杂质浓度很低;位于上层的N区是发射区,参杂浓度很高;位于下层的N区是集电区,面积很大。竞赛部第五次硬件培训

1.4.3 三极管内部载流子的传输过程

竞赛部第五次硬件培训
IE=IB+ IC
IC= ICN+ ICBO
由于三极管的构造,中间的基极做的很薄且参杂浓度很低,无法承接来自发射极的大量电子,所以电子大量向集电区移动,形成电流。
由此也可以看出三极管的导通条件为:发射结正偏,集电结反偏

1.4.4 BJT的三种组态

竞赛部第五次硬件培训
共发射极接法,发射极作为公共电极,用CE表示;
共基极接法,基极作为公共电极,用CB表示;
共集电极接法,集电极作为公共电极,用CC表示。

1.4.5 三极管工作的分析(以共射极电路为例)

静态(直流工作状态):输入信号vi=0时,放大电路的工作状态称为静态或直流工作状态。
竞赛部第五次硬件培训竞赛部第五次硬件培训
竞赛部第五次硬件培训

竞赛部第五次硬件培训
动态(不深入讲解):输入正弦信号vs后,电路将处在动态工作情况。此时,BJT各极电流及电压都将在静态值的基础上随输入信号作相应的变化。
竞赛部第五次硬件培训
竞赛部第五次硬件培训
下面是一个共射极放大电路仿真:

竞赛部第五次硬件培训
输出波形:
竞赛部第五次硬件培训
可以看出三极管集电极和发射极的输出电压相位是不一致的。

H桥直流电机驱动电路:
竞赛部第五次硬件培训
当Q12导通、最右边的三极管截止时,Q9和Q14导通,Q10和Q13截止,电机正转
当Q12截止、最右边的三极管导通时,Q9和Q14截止,Q10和Q13导通,电机反转

2. 初识运算放大器

2.1 运放的内部组成

输入级:输入电阻高,能减小零点漂移和抑制干扰信号,都采用带恒流源的差分放大器 。
中间级:要求电压放大倍数高。常采用带恒流源的共发射极放大电路构成。
输出级:与负载相接,要求输出电阻低,带负载能力强,一般由互补对称电路或射极输出器构成。竞赛部第五次硬件培训
在分析运算放大器的电路时,一般将它看成是理想的运算放大器。理想化的主要条件:
a.开环电压放大倍数——无穷大
b.开环输入电阻——无穷大
c.开环输出电阻——无穷小
d.共模抑制比——无穷大

2.2 运算放大电路的分析

集成运算放大器与外部电阻、电容、半导体器件等构成闭环电路后,能对各种模拟信号进行比例、加法、减法、微分、积分、对数、反对数、乘法和除法等运算。
它的输出电压和输入电压的关系基本决定于反馈电路和输入电路的结构和参数,而与运算放大器本身的参数关系不大。改变输入电路和反馈电路的结构形式,就可以实现不同的运算。

2.2.1 虚短和虚段的理解

“虚短”:指在分析运算放大器处于线性状态时,可把两输入端视为等电位,这一特性称为虚假短路,简称虚短。
“虚断” :指在分析运放处于线性状态时,可以把两输入端视为等效开路,这一特性 称为虚假开路,简称虚断。显然不能将两输入端真正断路。

2.2.2 同相与反相

竞赛部第五次硬件培训
同相
竞赛部第五次硬件培训
竞赛部第五次硬件培训
反相
竞赛部第五次硬件培训

2.2.3 比例

反相放大器
竞赛部第五次硬件培训
虚断:(Vi-V-)/R1=(V- –Vout)/R2
虚短:V-=V+=0V
=>Vout=(-R2/R1)*Vi;

同相放大器
竞赛部第五次硬件培训
虚断:(0-V-)/R2=(V- -Vout)/R1
虚短:V+=V-
=>Vout=(1+R1/R2)*Vi

2.2.4 加法器

竞赛部第五次硬件培训
虚断:(V1-V-)/R1+(V2-V-)/R2=(V- -Vout)/R3
虚短:V-=V+=0V
假设R1=R2=R3(R1、R2、R3不是一定要相等)
-Vout=V1+V2
竞赛部第五次硬件培训
虚断:(V1-V+)/R1=(V2-V+)/R2
(0-V+)/R4=(V- -Vout)/R3
虚短:V-=V+=0V
假设R1=R2,R3=R4
故Vout=V1+V2

2.2.5 减法器

竞赛部第五次硬件培训
(V2–V+)/R1=V+/R2
(V1–V-)/R4=(V–Vout)/R3
如果R1=R2,则V+=V2/2
如果R3=R4,则V-=(Vout+V1)/2
V+=V-
Vout=V2-V1

3. 单片机入门

3.1 基本介绍

3.1.1 MCU

MCU: 微控制单元(Microcontroller Unit;MCU) ,又称单片微型计算机(Single Chip Microcomputer ) 或者单片机,是把*处理器(Central Process Unit;CPU)的频率与规格做适当缩减,并将 内存(memory)、计数器(Timer)、USB、A/D转换、UART、PLC、DMA等周边接口,甚至 LCD驱动电路都整合在单一芯片上,形成芯片级的计算机,为不同的应用场合做不同组合控 制。诸如手机、PC外围、遥控器,至汽车电子、工业上的步进马达、机器手臂的控制等,都 可见到MCU的身影。
竞赛部第五次硬件培训

3.1.2 CPU

CPU: *处理器(CPU),*处理器是一块超大规模的集成电路,是一台计算机的运算核心 (Core)和控制核心( Control Unit)。其功能主要是解释计算机指令以及处理计算机软件 中的数据。CPU是计算机中负责读取指令,对指令译码并执行指令的核心部件。*处理器 主要包括两个部分,即控制器、运算器,其中还包括高速缓冲存储器及实现它们之间联系的 数据、控制的总线。
竞赛部第五次硬件培训
竞赛部第五次硬件培训

3.1.3 总线

总线(BUS)是计算机各部件之间传送信息的公共通道。微机中有内部总线和外部总线两类。内部总线是CPU内部之间的连线。外部总线是指CPU与其它部件之间的连线。 外部总线有三种: 数据总线DB(Data Bus), 地址总线AB(Address Bus)和控制总线 CBControl Bus)。
竞赛部第五次硬件培训

3.1.4 RAM和ROM

随机存取存储器(RAM)
易挥发性随机存取存储器,高速存取,读写时间相等,且与地址无关,类似于计算机内存
用来存储程序中用到的变量。凡是整个程序中,所用到的需要被改写的量,都存储在RAM中,“被改变的量”包括全局变量、局部变量、堆栈段。

RAM的初始化
a.为全局变量分配地址空间
b.设置堆栈段的长度及地址
c.分配数据段data,常量段const,代码段code的起始地址

竞赛部第五次硬件培训
只读存储器(ROM)
ROM——PROM——EPROM——EEPROM
ROM:常规上ROM是用来存储固化程序的存放指令代码和一些固定数值
Electrically Erasable Programmable Read-Only Memory电可擦除可编程只读存储器

区别
RAM:用来存放程序运行中的过程数据,掉电后就会丢失之前的数据
ROM:程序存储器,掉电后数据不会丢失,但在程序运行过程中其数据不会改变
FLASH:单片机FLASH主要用作程序存贮器, 由于FLASH ROM比普通的ROM读写速度快,擦写方便
EEPROM:更稳定、时间更长、容量更小

一个单片机需要有的条件:
CPU (8位/16位/32位)
存储器 (RAM&ROM)
输入输出设备 (IO口)
以及诸多的外部资源接口( Timer 、A/D、UART等等 )

3.1.5 电平特性

数字电路中只有两种电平:高电平和低电平
高电平:5V或者3.3V,取决单片机电源。
低电平:0V
RS232电平:计算机串口的电平
高电平:-12V
低电平:+12V
所以当我们用单片机跟电脑通信的时候,我们要通过各种元器件将单片机的电平转换为计算机可识别的电平才能跟电脑进行通信。

3.1.6 进制

二进制
由于数字电路中的只有两种电平的特性,计算机中使用的数字采用都是二进制的。二进制是使用0和1两个数码来表示的数,它的基数是2,进位规则是“逢二进一”。

十六进制
十六进制的基数是F,进位规则是“逢十六进一”。

二进制和十六进制之间的转换
竞赛部第五次硬件培训

3.2 51单片机入门

3.2.1 80C51封装

竞赛部第五次硬件培训
竞赛部第五次硬件培训

3.2.2 内部结构

竞赛部第五次硬件培训
CPU:由运算和控制逻辑组成,同时还包括中断系统和部分外部特殊功能寄存器;
RAM:用以存放可以读写的数据,如运算的中间结果、最终结果以及欲显示的数据;
ROM:用以存放程序、一些原始数据和表格;
I/O口:四个8位并行I/O口,既可用作输入,也可用作输出;
T/C:两个定时/记数器,既可以工作在定时模式,也可以工作在记数模式;五个中断源的中断控制系统;
一个全双工UART(通用异步接收发送器)的串行I/O口,用于实现单片机之间或单片机与微机之间的串行通信;
片内振荡器和时钟产生电路,石英晶体和微调电容需要外接。最高振荡频率取决于单片机型号及性能。

3.2.3 单片机工作的基本时序

机器周期和指令周期
(1) 振荡周期: 也称时钟周期, 是指为单片机提供时钟脉冲信号的振荡源的周期,例如晶振为12MHZ——1秒/晶振频率
(2) 状态周期: 每个状态周期为时钟周期的 2 倍, 是振荡周期经二分频后得到的。
(3) 机器周期: 一个机器周期包含 6 个状态周期S1~S6, 也就是 12 个时钟周期。 在一个机器周期内, CPU可以完成一个独立的操作。 
(4) 指令周期:它是指CPU完成一条操作所需的全部时间(取出一条指令、分析指令到执行完所需的全部时间)。 每条指令执行时间都是有一个或几个机器周期组成。MCS - 51 系统中, 有单周期指令、双周期指令和四周期指令。

3.2.4 单片机IO口的结构

竞赛部第五次硬件培训
P0端口的结构:
竞赛部第五次硬件培训
P1~P3端口的结构:
竞赛部第五次硬件培训
上下拉电阻
上拉电阻就是将不确定的信号通过一个电阻拉到高电平,同时此电阻起到一个限流的作用,下拉就是下拉到低电平。
a.OC门要输出高电平,外部必须加上拉电阻。
b.加大普通IO口的驱动能力。
c.起到限流的作用。
d.抵抗电磁干扰。

上下拉电阻的选取原则
a.从降低功耗方面考虑应该足够大,因为电阻越大,电流越小。
b.从确保足够的引脚驱动能力考虑应该足够小,电阻越小,电流才能越大。
c.开漏输出时,过大的上拉电阻会导致信号上升沿变缓。

竞赛部第五次硬件培训竞赛部第五次硬件培训竞赛部第五次硬件培训

3.2.5 最小系统

竞赛部第五次硬件培训
竞赛部第五次硬件培训