Hi3521DV200 H.265 编解码 AI 处理器 资料原理图SDK下载
Hi3521DV200 H.265 编解码 AI 处理器
Hi3521DV200 H.265 编解码 AI 处理器 资料 原理图SDK下载
链接
https://item.taobao.com/item.htm?spm=a2126o.success.0.0.684e4831kfBKh3&id=619609378044产品简介
Hi3521DV200
Hi3521DV200 H.265 编解码 AI 处理器
文档版本 01 (2019-12-30) 版权所有 © 上海海思技术有限公司 3
主要特点
处理器内核
ARM Cortex A7 四核 @1.2GHz
− 32KB L1 I-Cache ， 32KB L1 D-Cache
− 256KB L2 Cache
− 支持 NEON/FPU
多协议视频编解码
H.265 Main Profile, Level 5.0 编码
H.265 Main Profile, Level 5.0 解码
H.264 Baseline/Main/High Profile ， Level 5.1 编码
H.264 Baseline/Main/High Profile ， Level 5.1 解码
MJPEG/JPEG Baseline 编解码
视频编解码处理
H.265/H.264&JPEG 多码流编解码性能：
− [email protected] H.265/H.264 编码 [email protected]
H.265/H.264 编码 [email protected] H.265/H.264 解
码 [email protected] JPEG 编码
− [email protected] H.265/H.264 编码 [email protected]
H.265/H.264 编码 [email protected] H.265/H.264 解
码 [email protected] JPEG 编码
支持 CBR/VBR/AVBR/CVBR/FIXQP/QPMAP/QVBR
七种码率控制模式
输出码率最高 20Mbps
支持感兴趣区域（ ROI ）编码
支持彩转灰编码
SVP（Smart Vision Processing）
神经网络推理引擎（ NNIE ）
− 支持多种神经网络
− 0.8Tops 运算性能
− 支持完整的 API 和工具链
− 支持人脸检测 / 识别、目标检测 / 跟踪等多种应用
智能视觉引擎（ IVE ）
− 支持目标跟踪
矩阵运算单元（ MAU ）
− 支持单精度 / 半精度浮点
− 支持特征向量比对
视频与图形处理
支持 de-interlace 、锐化、 3D 去噪、动态对比度增
强、马赛克处理等前、后处理
支持视频、图形输出抗闪烁处理
支持视频 1/15 ～ 16x 缩放
支持图形 1/2 ～ 2x 缩放
支持 4 个遮挡区域
支持 8 个区域 OSD 叠加
视频接口
视频输入接口
− 支持 4 个 MIPI D-PHY 接口
MIPI0/1 支持 4 条 lane
MIPI2/3 支持 2 条 lane
支持 24lane 和 42lane 两种工作模式
每条 lane 最高速率为 1.5Gbps
支持单路输入或 2 路复用 /4 路复用输入
可复用为 4 个 8bit BT.656 接口
− 每 2 个 BT.656 接口可组成 1 个 16bit BT.1120 接口
− BT.656 和 BT.1120 均支持 148.5MHz 双沿采样
− 支持 16 个视频输入通道
− 支持 8 路在线视频缩放
− 支持同时输出原始图像和缩放后图像
− 最大输入性能： 8 路 [email protected] （或相同数据量
的 4M/5M/4K 图像）
视频输出接口
− 支持 1 个 HDMI 1.4b 高清输出接口，最大输出
[email protected]
− 支持 1 个 VGA 高清输出接口，最大输出
[email protected]
− 支持 1 个 BT.1120/BT.656 数字输出接口，最大输出
能力分别为 [email protected]/[email protected]
− 支持 1 个 CVBS 标清输出接口，支持 PAL/NTSC 制
式输出
− 支持 2 个独立高清输出通道（ DHD0 、 DHD1 ）
支持任意两个高清接口非同源显示
DHD0 支持 16 画面分割
DHD1 支持 16 画面分割
− 支持 1 个独立标清输出通道（ DSD0 ）
− 支持 1 个 PIP 层，可与 DHD0 或 DHD1 叠加
− 支持 2 个 GUI 图形层，支持 ARGB1555 、
ARGB4444 或 ARGB8888 格式，分别用于 DHD0 和
DHD1
− 支持 1 个特殊图形层，支持 CLUT2/CLUT4 ，可绑
定 DHD0 、 DHD1 或 DSD0
− 支持 1 个硬件鼠标层，格式为 ARGB1555 、
ARGB4444 或 ARGB8888 可配置，最大分辨率为
256x256
音频接口
3 个单向 I
2
S/PCM 接口
− 2 个输入，支持 20 路复合输入
− 1 个输出，支持双声道输出
网络接口
1 个百兆以太网接口
− 集成 FE PHY
− 支持 10/100Mbit/s 半双工或全双工
− 支持 TSO ，降低 CPU 开销
安全引擎
支持 AES 128/192/256 bit 加解密算法
支持 RSA 2048/4096 bit 加解密算法
支持 SHA1/SHA224/SHA256/HMAC_SHA1/
HMAC_SHA224/HMAC_SHA256
支持 OTP ，提供 28Kbit 用户可烧写空间
支持硬件真随机数发生器
支持安全启动
支持安全内存隔离
外围接口
2 个 SATA3.0 接口
Hi3521DV200
Hi3521DV200 H.265 编解码 AI 处理器
文档版本 01 (2019-12-30) 版权所有 © 上海海思技术有限公司 4
3 个 USB 2.0 Host 接口
5 个 UART 接口，其中 1 个支持 4 线
2 个 SPI 接口
支持 1 个 IR 接口
支持 2 个 I
2
C 接口
支持多个 GPIO 接口
存储器接口
1 个 32bit DDR4/DDR3 接口
− DDR4 最高时钟频率 1333MHz
− DDR3 最高时钟频率 1066MHz
− 最大容量支持 3GB
1 个 SD/MMC 接口
− 支持 eMMC5.0
− 支持 HS400 （ 150MHz 双沿）
− 支持 SDIO2.0 和 SDIO 3.0
− 支持 SD2.0 卡
SPI NOR Flash/ SPI NAND Flash 接口
− 支持 2 个片选，可分别接不同类型的 Flash
− 对于 SPI NOR Flash
支持 1 、 2 、 4 线模式
支持 3Byte 、 4Byte 地址模式
支持最大容量： 256MB
− 对于 SPI NAND Flash
支持 SLC Flash
支持 2KB/4KB 页大小
支持 8/24bit ECC （ ECC 以 1KB 为单位）
支持最大容量： 2GB
独立供电 RTC
RTC 可通过电池独立供电
多种启动模式可配置
支持从 BootROM 启动
支持从 SPI NOR Flash 启动
支持从 SPI NAND Flash 启动
支持从 eMMC 启动
SDK
支持 Linux SMP 32bit
提供多种协议的音频编解码库
提供 H.265/H.264 的高性能 PC 解码库
芯片物理规格
功耗
− 典型场景（ 4 路 [email protected] 编码 + 4 路
[email protected] 解码 + 深度学习智能算法）功耗：
3.3W
− 支持多级功耗控制
工作电压
− 内核电压为 0.9V
− CPU 电压为 1.0V
− IO 电压为 1.8V/3.3V
− DDR4 接口电压为 1.2V
− DDR3 接口电压为 1.5V
封装
− RoHS ， TFBGA
− 管脚间距： 0.8mm
− 封装大小： 19mmx19mm
− 工作温度： 0 ° C ~ 70 ° C
Hi3521DV200
Hi3521DV200 H.265 编解码 AI 处理器
文档版本 01 (2019-12-30) 版权所有 © 上海海思技术有限公司 5
功能框图
DDR3/
DDR4
AMBA3.0 BUS
RTC
I2Cs
IR
UARTs
Video Subsystem
H.265/H.264
Codec
2xSATA
MAC
DDRC 32b
USB mouse/
USB HDD
PWMs
I2S
SPI NOR/
SPI NAND
Flash
JPEG Codec
HDD/PM
Peripheral
SPIs
3xUSB2.0
Host
eMMC eMMC
AES
Security Subsystem
HASH
OTP RSA
TZASC
Hi3521DV200
GPIOs
DMAC
A7 MP4 @1.2GHz
32KB/32KB L1 Cache
256KB L2 Cache
NEON/FPU
FMC
Image Subsystem
TDE
HDMI 1.4b/
VGA/CVBS/
BT.1120/
BT.656
output
MIPI-Rx
BT.656/
BT.1120
input
VPSS/VGS
FE PHY
SVP
NNIE
IVE
MAU
Hi3521D V200 是针对多路高清 / 超高清（ 1080p/4M/5M/4K ） DVR 产品应用开发的新一代专业 SoC 芯片。 Hi3521D V200 集成
了 ARM Cortex-A7 四核处理器和性能强大的神经网络推理引擎，支持多种智能算法应用。同时， Hi3521D V200 还集成了多
路 MIPI D-PHY 接口输入，突破了数字接口的视频输入性能瓶颈，提供两倍于前代产品的视频输入能力。另外， H.265 视频
编解码引擎、视频图像处理的算法效果及性能得到了进一步提升。结合丰富的外围设备及高速接口，该 SoC 芯片为客户产
品提供了高性能、优异图像质量的模拟高清 DVR 解决方案，广泛用于模拟高清监控市场。
Hi3521DV200
Hi3521DV200 H.265 编解码 AI 处理器
文档版本 01 (2019-12-30) 版权所有 © 上海海思技术有限公司 6
单片 Hi3521D V200 DVR 解决方案
8x1080p DVR
[email protected] H.265/H.264 编码 [email protected] H.265/H.264 编码 [email protected] H.265/H.264 解码 [email protected]
JPEG 编码
[email protected] 实时视频输入 + 实时预览 + HDMI 4K*[email protected] 显示输出
多路智能分析（人 / 车检测、人脸检测、人脸比对等）
VI0 VI1
…
LCD Monitor
GMAC
Hi3521D V200
SATA
USB2.0 Host
VGA
(1080p)
HDMI
(4Kx2K)
SATA
HDD
SATA
HDD
SATA
HDD
SATA
LAN/WAN
CVBS
DDR Ctrl
FE PHY
SATA
Port Multiplier
SATA
Port Multiplier
LCD Monitor
Flash
DDR4/
DDR3
TV
VI1 VI0 VI2 VI3 I2S0 I2S1
USB2.0 Host
FMC
8x1080p A/V Dec.
USB2.0 Host
文档版本 01 (2019-12-30) 版权所有 © 上海海思技术有限公司 7
Acronyms and Abbreviations
3DNR three-dimensional noise reduction
AES Advanced Encryption Standard
AVBR adaptive variable bit rate
CBR constant bit rate
CS chip select
DCI dynamic contrast improvement
DDR double data rate
DVR digital video recorder
ECC error checking and correction
eMMC embedded multimedia card
GPIO general-purpose input/output
HD high definition
HDMI high definition multimedia interface
IR infrared
IVE intelligent video engine
JPEG Joint Photographic Experts Group
MAU matrix arithmetic unit
MIPI Mobile Industry Processor Interface
NNIE neural network inference engine
OSD on-screen display
OTP one-time programmable
PCIe Peripheral Component Interconnect Express
PiP Picture-in-Picture
ROI region of interest
RSA Rivest-Shamir-Adleman
RTC real-time clock
SATA Serial Advanced Technology Attachment
SD standard definition
SDK software development kit
SMP symmetric multiprocessing
SoC system on a chip
SPI serial peripheral interface
SVP smart vision processing
TCP Transmission Control Protocol
UART universal asynchronous receiver/transmitter
VBR variable bit rate
VGA video graphics array
VI video input
VO video output