关于AC耦合电容的选取

背景

最近看到一个时钟匹配电路，上面推荐用的AC耦合电容是1uF，时钟频率是100MHz，按照通常的f=1/2πRC来参考感觉有点违和，意识到好像没有特别去了解过耦合电容具体数值该怎么选取，都是按照手册和协议要求来的（像是PCIE 220nf，SAS/SATA 10nf），还是得了解下。

等效电路

AC耦合电路可以等效为下面的一阶RC高通滤波电路。

电容的特性就是通高频阻低频，而电容在AC耦合电路中的作用就是隔直流，通交流。为什么要隔直流，因为不同的接口电平特性是不一样的（主要体现在信号的偏置及摆幅要求不一样），通过AC耦合能够使我们重新定义信号的直流偏置，进而匹配后端的接口。

又上面的电路可以分析得到：
1、Vi从0升到1，在开始阶段，电容开始充电，电容相当于短路此时电路中电流最大，Re两端电压最大，Vo=Vi；
2、随着时间推移，电容继续充电，电容两端电压上升，Re两端电压减小，即Vo减小（或者说随着电容继续充电，流过电容的电流开始减小，即流过Re的电流减小，Re分压变小，Vo减小）；
3、在高速信号中，当发送端信号出现连续的高电平时，接收端接收到的信号电平会变低（即低频衰减），时间过长就可能造成误码；
4、发送端在发送了很长一段连续高电平后，此时接收端电平已经比正常信号电平要低了，这个时候发送信号翻转，链路上的电平会比正常信号电平更快的达到低电平，这个时间差异叫做信号抖动（jitter，当然，这只是其中一种抖动）。

所以，为了减轻上面这种效应，我们得想办法让低频信号过去，依据f=1/2πRC，加大电容就好了，但是电容也不是越大就越好。

电容频率特性

由于电容本身还存在寄生电阻和寄生电感，使得电容在高频条件下呈感性，如下所示，同时，电容值越大，这条曲线会向左移动，即高频下阻抗会变大。也就是说，电容越大，高频衰减也越多（换一种说法，电容越大，充电时间也越长，信号边沿变缓），同样也会造成上面说的那种问题。因此耦合电容需要选择适中值。

容值选取

1、优先参考手册或者协议，一般手册会有设计说明，因为这种东西实际应用上和芯片接口关系比较大，一般芯片厂商是最清楚其芯片参数的；
2、一般经验值是0.01uf~0.1uf；
3、有用于计算的经验公式可供参考（直接百度就能找到）。