Netlist（网表）

在电路设计中，网表（netlist）是用于描述电路元件相互之间连接关系的，一般来说是一个遵循某种比较简单的标记语法的文本文件。

对于复杂的集成电路设计，电路功能需要通过多个级别的描述来完成。

系统级

定义电路的功能和外部特性，设计者只需要将电路分为若干个抽象的功能模块，并将各个功能模块的逻辑功能定义清楚即可。

架构级

在这个级别，电路要描述成相互连接的若干个典型逻辑部件和控制其数据传输的状态机。典型逻辑部件包括计数器、寄存器、算术运算单元等，又称为数据通道（Data path），状态机则是一个设计中具有特殊性的部分，它控制数据通道的工作，在时钟的作用下，状态机根据当前的状态和输入信号不断地进行状态转换，同时产生输出信号，控制各个逻辑模块工作。

寄存器传输级（RTL）

ASIC设计中最重要的描述，必须使用硬件描述语言完成。所谓寄存器传输级描述是基于这样一种认识，即任何数字电路，无论功能如何，都是由寄存器和寄存器之间的组合逻辑电路实现的，寄存器用来保存数据，组合电路用于传输数据。RTL代码必须保证可综合性，只能使用硬件描述语言中的部分描述语句。从RTL代码中应可隐约看出电路结构，又不要写得过于具体。细化到逻辑门和触发器的代码并不好，因为从RTL描述到cell的转换是逻辑综合工具的任务，人为写到cell一级不仅降低了代码的可读性，也不利于优化。

门级和晶体管级

由EDA工具生成。