主存储器模型

本文主要为观看哔哩哔哩视频网站上的王道考研的计算机组成原理课程的学习笔记,如有侵权,请联系我删除

主存储器逻辑上分为三个部分

  • 存储体
  • MAR Memory Address Register
  • MDR Memory Data Register
    主存储器模型

主存储器三部分的组织形式

  • 存储体 存储具体的二进制位
  • 地址寄存器 接受外部功能部件传到存储器数据地址
  • 数据寄存器 临时存储传进来或者要传出去的数据
  • 时序控制逻辑 协调三者的工作
    主存储器模型

一个二进制位的读写模型

能够完成一个二进制读写的物理器件从称为存储元,如下图所示

主存储器模型
主存储器模型

拿读操作来说,在电容读位置原来有一个1,当控制开关闭合后,电容当电荷就顺着开关移动到了另一端,即到了数据数据存储器当中,可以由其他当器件取出使用。
主存储器模型
主存储器模型
对于写操作来说,一开始在数据存储器当中有一个1电荷,当控制开关闭合后,电荷可以移动到电容的位置,然后写入到存储体当中。
从下图的模型中可以看出,如果是8个存储元组合起来,每次就可以输出8个二进制位,我们称这个8个或者8的n倍的数字为存储字
在计算机内部,通常有8的bit组合,即8个存储元起来,称为一个存储单元
所有的存储单元组合起来,我们称为存储体
主存储器模型
主存储器模型
主存储器模型
当存储控制线(红色部分)为1当时候,数字信号就可以沿着绿色当线向上传播,从而一次性读取8个二进制位。但是必须保证一次只能有一行被读出。比如如果第一行和第二行当控制信号都是1,那么就无法判断绿色当线该传输什么了。也就是说,控制信号必须保证传输过来的信息只有一行有效,即为1,其余位置都为无效,即为0。但是必须由于控制信号可能比较弱,所以必须用一个驱动来将控制信号放大,从而可以通知到所有的存储元当中。

主存储器模型

存储器芯片的基本结构

片选线是整个控制电路的开关,而整个电路,就相当于时序控制逻辑
主存储器模型
它的逻辑结构如下图所示:
主存储器模型
由此不难总结
主存储器模型

寻址的概念

弄清楚了字长的概念之后,对于存储矩阵的理解就很容易了

  • 假设存储器的内存为1KB,那么当前的字长为4B,也就是4个比特位,即字长为4个字节共32位,那么总共需要的地址线就是10根地址线,210 = 1024个存储单元。
  • 当按字节寻址的时候,就可以按照矩阵上的标号进行寻址了
  • 当按照字长进行寻址的时候,就可以按照行号来进行寻址,这些都是经过计算获得的规律
    主存储器模型