xilinx 7系列 FPGA加载配置
FPGA加载配置的接口两种方式：
串行接口，如常见的SPI flash进行加载配置。
8位，16,32位，的并行接口，如flash器件进行加载配置。
由于fpga的配置数据运行在cmos配置锁存器上，每次断电后即消失，因此每次上电都需要通过特殊的配置引脚对其做一次比特流重新加载。不同配置器件可以分为以下方式：
主串配置模式
从串配置模式
主并配置模式
从并配置模式
JTAG/边界扫描配置模式
主串外设接口（SPI flash）配置模式
主字节外设接口（BPI flash）配置模式
主 或 从 的定义则是由FPGA的配置时钟clock的方向决定， 从模式下，fpga不产生时钟源到clock上，而是外部器件产生时钟到fpga上。主则相反。
FPGA配置bit流的大小
fpga代码最终编译产生的bit流，对于特定的fpga器件，无论它本身代码量多大，它最终所编译的产生的bit流文件都是固定的。
fpga加载配置方式选择
1.主动配置方式
主并或主串配置都是主动加载方式。
这种配置方式时钟由fpga本身产生clock。如flash芯片等非易失存储器。
2.被动配置方式
从串或从主都是
例如 从串配置方式 ：jtag