‘SHIT’上最全有限状态机设计研究
本系列主要针对有限状态机进行分析和设计，其中主要包括两部分：时钟同步状态机的分析和时钟同步状态机的设计，预计会有五篇文章进行展开，其中介绍一篇，分析和设计分别有两篇，每一部分都会有相应的实例。
文章目录
‘SHIT’上最全有限状态机设计研究（一）-状态机介绍
‘SHIT’上最全有限状态机设计研究（二）-时钟同步状态机分析1
‘SHIT’上最全有限状态机设计研究（三）-时钟同步状态机分析2
‘SHIT’上最全有限状态机设计研究（四）-时钟同步状态机设计1
‘SHIT’上最全有限状态机设计研究（五）-时钟同步状态机设计2
FSM介绍
有限状
欢迎大家订阅我的公众号，关于FPGA相关资料和新闻我会第一时间更新到公众号中，谢谢大家！