FPGA Quartus II 新建工程+仿真步骤

1.新建五个文件夹，依次命名
doc（存放说明类文档）
img（存图片）
prj （工程）
rtl（存代码.v文件）
testbench（存测试文件）
2.新建工程
File->New Project Wizard…点击next
填写工程存放目录为新建的prj文件夹，填写工程名。

若没有提前将程序文件写好，不需要管这一步，直接next：

选择你用的器件型号：

选择仿真器类型和语言，如下图：

Finish。
3.新建Verilog代码文件和Testbench仿真文件。

输入你的代码，保存文件在rtl文件夹下，命名为led。

点击开始分析综合按钮，检查有无语法错误。

同样的方法新建一个.v文件存储到testbench文件夹下，输入代码，分析综合有无语法错误。

4.告知Quartus testbench文件是哪个。
点击菜单栏Assignments->Settings…->Simulation



点击Add,OK.Apply,OK.注意千万不要忘记Apply后再点击OK。

设置好后，点击菜单栏RTL Simulation,启动ModelSim仿真器。

点击仿真器界面的zoom full按键分析波形。