【梳理】数字设计基础与应用 第3章 时序逻辑基础 3.2 触发器
教材：数字设计基础与应用 第二版 邓元庆 关宇 贾鹏 石会 编著 清华大学出版社
源文档高清截图在后
3.2 触发器
1、触发器（flip-flop）的特点是：不触不发，一触即发。只有在特定的外部信号作用下，触发器的状态才变化。触发器有两个稳态，可分别表示二进制数码0和1，无外触发时可维持稳态，故也称“双稳态触发器”。双稳态触发器按逻辑功能分类为：SR、D、JK、T、T’等。
2、基本SR（RS）触发器的结构如图。输入信号上的非号表示低电平有效，输出、输出端带有小圈，表示逻辑非。Q和Q’是触发器的两个互补输出端。规定Q的逻辑值表示触发器的状态。使Q = 1的操作称为置位（set）或置1，使Q = 0的操作称为复位（reset）或置0（clear）。
当S’ = R’ = 0时，先经过与运算，结果一定为0，然后经过非运算，结果为1，所以Q’ = Q = 1。这违背了触发器的两个输出信号Q和Q’应该互补的规定。而且，如果S’和R’同时从0变为1，触发器的输出状态会受与非门的工作速度的影响。速度快的与非门在输入端变为1后经过与运算产生中间结果1，最终再输出0，速度慢的仍然输出1。由于无法确知与非门的延迟差异，因此触发器的稳态是0还是1不确定，这违背了电路设计的确定性原则。因此应该坚决禁止出现这种情况。
不难推出基本SR触发器的真值表如下。可见，基本SR存储发起具有置位、复位、保持三种功能，简记为“全0非法，全1保持；01置1，10置0”。当输入为全1时，如果输入信号不变化，触发器的状态将保持下去，因此它能够存储一位二进制信息，即具有记忆功能。输入信号S’和R’分别起置位和复位作用，且都是低电平有效。基本SR触发器结构简单，是各种实用触发器的基础。
3、基本SR触发器可以直接置一和置零，也能用来存储信息，但是其输出会随输入的变化而立即变化，实际使用不方便。在应用中，通常要求触发器在指定时刻才可以变化，于是用一个时钟脉冲（CP）来控制翻转。当出现CP时，触发器才被允许状态反转（也可以保持原状态不变）。将基本SR触发器改造，就可以构成各种时钟控制触发器的基本电路——时钟同步SR触发器。G1、G2构成基本SR触发器，G3、G4为导引电路。国标符号中，C是控制关联符，C后和S、R前的数字为关联对象号。关联对象号相同的端子看成一个整体。当控制输入有效时，相同关联对象号的输入信号才对电路起作用。CP只是触发变化的基准，只控制是否输出相应结果而不影响结果本身，故不将其列入输入栏。
当CP = 0，G3、G4关闭（输出1），时钟同步SR触发器等效为一个基本SR触发器，保持原状态不变；CP = 1时，G3、G4打开，触发器状态根据S和R的取值相应变化。S、R仍然分别起置位和复位作用，但均为高电平有效。所以，S = R = 1时，G3、G4输出0，导致Q和Q’的值无法确定，该情形应被禁止出现。
用卡诺图化简真值表，得到描述时钟同步SR触发器的状态转换规律的次态方程（状态方程、特征方程）以及对输入信号S、R的约束条件：
Qn+1 = Sn + R’nQn
SnRn = 0
同样的方法，可以得到基本SR触发器的特征方程：
Qn+1 = Sn + R’nQn
Sn + Rn = 1
当CP与S、R的变化不同步时，Q和Q’会随着S、R的多次变化而多次变化，这种在一个CP作用期间触发器多次状态变化的现象称为空翻。空翻未被了每一次CP最多一次翻转的原则，必须坚决避免。解决的办法是采用只对CP边沿而不是电平进行响应的边沿触发器。现有的集成触发器绝大多数都采用了这种结构，只在CP的上升沿或下降沿允许翻转，有效防止了空翻，工作速度更快，抗干扰能力很强。
4、基本SR触发器优缺点及应用
①优点：电路简单，是构成其它双稳态触发器的基础。
②缺点：有约束条件，而且还有多个触发器不能按控制节拍同时工作，即没有控制时钟输入端。
③主要应用：防抖电路，即消抖动。
硬件防抖根据不同机械开关可采用施密特触发器防抖和双稳态触发器防抖，使用比较多的是SR触发器。
如图是一种防抖电路。按下开关时，K从S’到R’（或从R’到S’），无论这中间怎么抖动（一会儿悬空一会儿接S’一会儿接R’），只经过这三种状态：S’ = 1，R’ = 0；S’ = R’ = 0；S’ = 0，R’ = 1。由真值表，这样的抖动对Q和Q’的输出都没有影响。
5、D触发器（delay flip-flop）是一种延迟型触发器。无论其现态是0还是1，CP的上升沿到来后，触发器的状态就一律变成上升沿（正沿）瞬间D端的值，相当于将数据D存入触发器中。国标符号>表示动态输入，说明触发器在CP信号边沿响应。输入端有无小圈分别表示下降沿触发和上升沿触发。
6、JK触发器（JK flip-flop）一般是下降沿触发的。由真值表，J、K输入端的作用与SR触发器中的S、R分别相当，分别起置位和复位作用，均为高电平有效，但允许同时有效。JK为00、01、10、11时，分别实现保持、清零、置一、翻转操作。
7、T触发器（toggle flip-flop）只有保持和翻转功能，也称计数触发器。激励输入端T接1时，变成只有翻转功能的T’触发器。但通用数字集成电路中并没有T或T’触发器，一般用D或JK触发器改接。D触发器改成T触发器时，激励表达式为D = Q⊕T：当T = 0时输出Q与输入D相同，当T = 1时则相反。用JK触发器构成T触发器时，激励表达式为J = K = T：当J = K = 0时次态Qn+1保持现态Qn，当J = K = 1时次态翻转。如果要求下降沿触发，CP输入端要加小圆圈。
当JK触发器的J＝K＝1时，每来一个CP，触发器状态就翻转一次，此时JK触发器的功能就是一个逢二进一的计数器，JK触发器此时的工作状态称为计数状态。计数器可以累计收到的CP个数。计数器所能累计（记忆）脉冲个数的最大数目称为该计数器的模，用字母M表示。模为M的计数器也称M进制计数器，能实现逢M进一的计数功能。M = 2的计数器的Q端输出为计数脉冲信号的二分频（一半频率）。
8、激励表中，触发器的现态和次态作为自变量，触发器的输入（激励）作为因变量。激励表可以由真值表直接推出，用于反映触发器从现态转向规定的次态时，输入端必须给予的信号。JK触发器的激励表中，激励中的Φ表示无论取0和1均对状态转换无影响。
9、集成触发器的内部电路较复杂，本课程讨论集成触发器时一般只讨论外特性。集成触发器使用时，必须满足脉冲工作特性。CP的有效边沿到来时，激励输入应该已经到来一段时间，称为建立时间tset；有效边沿到来后，激励输入应该还要保持一段时间，称为保持时间th；CP有效边沿到来到输出端稳定经历的时间称为触发器的延迟时间tpd。触发器的建立时间和保持时间通常为几十ns，建立时间一般大于保持时间；延迟时间通常为几ns。由于这些因素，CP也必须在高电平持续时间TWH、低电平持续时间TWL、最高工作频率fmax等指标上满足要求。否则触发器不能正常工作。例如双D触发器芯片74LS74A，技术指标为：
tsetmin = 20 ns, thmin = 5 ns, tpdmax = 40 ns, TWHmin = 25 ns, TWLmin = 25 ns, fmax = 25 MHz。
10、JK触发器除了边沿触发电路结构外，还有主-从触发（master-slave triggered）电路结构，也称脉冲触发（pulse-triggered）结构。它由主从两个触发器构成，从触发器作整体输出。CP为高电平时，主触发器动作，从触发器不变；CP下降沿到来时，主触发器的状态传送到从触发器；CP为低电平时，主从触发器的状态均不变。主从触发器的国标符号中，CP端无小圆圈和动态输入符号>，但Q和Q’输出端框内要加延迟输出符号，表示触发器在CP下降沿到来时输出才变化。为保证主-从结构的JK触发器可靠工作，激励信号在CP = 1时要保持不变。
11、有的集成触发器还会额外设置优先级更高的异步置位端S和异步复位端R，统称强制输入端。以下是一个带异步端的D触发器的逻辑符号、真值表和工作波形。异步置位信号(PR)’和异步复位信号(CLR)’低电平有效。当异步置位或复位有效时，触发器立即置位或复位，CP和激励都不起作用。只有当异步信号无效时，CP和激励才起作用。和基本SR触发器一样，不允许异步置位与异步复位同时有效。