quartus仿真35：D触发器和JK触发器构成的异步时序电路
- 触发器没有使用相同的时钟信号，需要分析哪些触发器时钟有效哪些无效
- 分析步骤和同步时序电路一样，不过要加上时钟信号
- 有关D触发器的例题
-
抄自慕课上的一个题目，注意第二个触发器反相输出端同时连接到复位端
-
JK触发器构成异步触发器，注意是上升沿还是下降沿触发
-
以下是列写三个触发器方程的过程，从Q2Q1Q0=000开始的状态表没有列写，分析了无效状态可以进入主循环。
-
quaruts原理图连线
-
我本来是不想分析异步时序电路的，因为这不是课程的重点，奈何看到一些考研题目有这种折磨人的傻缺题目，就算把这个知识点补上了。看见题目如果叫你设计一个异步电路，没跑了就是在整你。
-
现在大规模集成电路采用得一般都是同步时序电路，异步时序电路最大缺点容易产生毛刺，时钟频率较高时不能满足要求——摘自上课PPT