System Generator中black box使用
将.v文件放在slx文件所在路径下,添加一个Black Box到model中，会自动弹出一个窗口，选择DeInterleave.v文件。初始化完毕后，软件会自动生成一个DeInterleave_config.m的MATLAB配置文件，这个文件与设置的VEVILOG文件相对应，配置了HDL文件在Simulink环境中的具体信息。
关闭后，Black Box会根据MATLAB配置文件中的内容，自动更新block的管脚信息。VEVILOG中定义了时钟信号clk和数据信号。
双击打开该block：
在做上面工程的实现，出现了clk引脚，这个应该是不出现的，那么怎么改呢？对应的位置注销就可以了。
就可以得到你想要的模块：
注意两点：
1、.v文件必须命名是小写。
2、simulink工程名不能和.v文件名一样。