关于Retiming的讨论 2019/4/25 星期四 下午
@@ 李工 请问李工是否用过Vivado的register retiming功能?
李工 2019/4/25 星期四 下午 4:50:33
用过SYNPLIFY 的
下午 4:51:13
李工 2019/4/25 星期四 下午 4:51:13
VIVADO 没有用过,应该就是一个选项吧。不要太在意那些,实际意义不大。 很多是工具内部处理了,选不选差别不大
李工 2019/4/25 星期四 下午 4:52:38
FoReS 2019/4/25 星期四 下午 4:52:44
我现在想把一个复杂的组合电路分成几级流水线,但是感觉手工划分很难做到每级组合电路的延迟都差不多,想用工具的功能让其自动划分
下午 4:53:54
李工 2019/4/25 星期四 下午 4:53:54
划分流水级别不是RETIMING 要做的
李工 2019/4/25 星期四 下午 4:54:17
有条件均衡延迟是RETIMING 做的
FoReS 2019/4/25 星期四 下午 4:54:41
我看别人的代码是吧一个非常复杂的组合逻辑的输出接了3个寄存器
李工 2019/4/25 星期四 下午 4:54:54
最笨的办法是你并列插入几级寄存器,之后借助RETIMING 自己处理,
FoReS 2019/4/25 星期四 下午 4:55:12
然后他说使用的时候一定要开启retiming功能让综合器自动将寄存器插入到合适的位置
李工 2019/4/25 星期四 下午 4:55:24
就是我说的意思
下午 4:56:34
FoReS 2019/4/25 星期四 下午 4:56:34
我就是想问这个问题,
李工 2019/4/25 星期四 下午 4:56:41
恩
李工 2019/4/25 星期四 下午 4:56:57
比如再插入两级寄存器
李工 2019/4/25 星期四 下午 4:57:39
软件RETIMING后 就每个LUT后面都有寄存器了 可以进一步提高频率
李工 2019/4/25 星期四 下午 4:58:12
但是插入寄存器会带来延迟,所以要注意整体时序不受映像
下午 4:59:07
FoReS 2019/4/25 星期四 下午 4:59:07
好的
李工 2019/4/25 星期四 下午 4:59:40
这种RETIMING调整也是有条件地
李工 2019/4/25 星期四 下午 5:00:49
如果中间有抽头,就不会那么理想的RETIMING
下午 5:03:32
李工 2019/4/25 星期四 下午 5:03:32
下午 5:03:47
李工 2019/4/25 星期四 下午 5:03:47
李工 2019/4/25 星期四 下午 5:04:26
微乎微乎,至于无形;神乎神乎,至于无声,故能为敌之司命。
Ga 2019/4/25 星期四 下午 5:04:44
ZYNQ技术交流可以加群:414371872