配VO用户时序

Hi3519A PLL 频率计算方法  

PERI_CRG_PLL15

 
FREF  PLL                                        输入参考时钟                                                  Hi3519A要求固定输入 24MHz 

FOUTVCO           = FREF X (fbdiv + frac / 2^24) / refdiv

FOUTPOSTDIV  = FREF X (fbdiv + frac / 2^24) / refdiv / (pstdiv1 * pstdiv2)

以配置VPLL1 为例，VPLL1 输出FOUTPOSTDIV 的2 分频给VDP 模块，VDP 模块
需要工作时钟148.5MHz，下面我们来计算配置寄存器的值： 
取pstdiv2 ＝1，pstdiv1 ＝4，则FOUTVCO ＝1188MHz。
取refdiv ＝2，则24 x (fbdiv + frac/2^24)/2=1188MHz。 
由上面的条件推出：fbdiv＝99 ，frac=000000。 

1920x1080p @ 59.94/60Hz 像素时钟小于148.5M

首先要不通分辨率像素时序，对应结构体为VO_PUB_ATTR_S 中字段enIntfSync为VO_OUTPUT_USER时有效，需要设置VO_SYNC_INFO_S和VO_USER_INTFSYNC_INFO_S 等，里面涉及到时钟选择，时钟分频等。