[原创]Cadence软件使用记录1.5层次化设计原理图

回来补文章，实在时间紧
放一个问题：cadence 元器件引脚名称的隐藏与显示
问题：在元器件上右键->Edit Part，结果发现Pin Visible属性是灰色的，无法修改

办法：点菜单栏，在Options->Part Properties里面修改元器件引脚的显示和隐藏就可以了

层次化设计SCH

在dsn文件下新建一个总文件比如叫blockSCH

弹出如下对话框

按需填写，然后再blocksch总图中画个框

双击这个框

好了，左侧就会出现新建的文件夹和文件了，最终如下：

这些单文件如何互连？通过port，如下：

选择place port，
名称 FPGA表示单根线port

名称 CAM[0…7]表示总线port，共有8根线

总线需要加入entery，并标明总线中的序号

单文件编辑完成

回到顶层文件

选中某一模块，右键synchronize up，即可将标号同步上来