《硬件架构的艺术》读书笔记(三)时钟和复位
5.门控时钟方法学
传统设计中功耗主要来自三个部分;
1)在每个时钟沿变化的组合逻辑产生的功耗;
2)所有触发器产生的功耗(无论是否变化);
3)设计中时钟树的功耗。
其中时钟树的功耗占50%左右,所以使用门控时钟能有效的降低功耗,并且最好在时钟树的根部查产生或关闭时钟。
(1)不含锁存器的时钟门控电路
多用使能信号(EN)与时钟信号通过与门、或门相连后输出时钟信号。
为了避免毛刺,需要保持使能信号在时钟上升沿到时钟下降沿的过程中保持不变。
(2)基于锁存器的门控时钟
相比于上一个,不必让门控电路本身保持不变,而是利用锁存器保持使能信号不变。
注意:时钟的占空比和组合逻辑延迟的影响,并且在扫描方法学时,需要加入控制信号,以保证无论是否有使能信号,均能进行扫描链移动。
6.复位信号的设计策略
复位的基本目的:使SOC进入一个稳定操作的确定状态。
(1)需要考虑使用同步复位还是异步复位
同步复位优缺点:
1)可以确保电路是100%同步的;
2)当在综合时,同步复位会综合成更小的触发器,节省面积;
3)确保复位只发生在有效时钟沿,有效的过滤毛刺;
4)在某些设计中,复位来自一组内部条件,推荐使用同步复位。
1)同步复位树高扇出,即使经过复位缓冲器,也要尽量避免到达目的逻辑前的穿过逻辑数量;
2)必须考虑同步复位信号的脉冲宽度,以保证复位信号能作用于时钟有效沿,多使用小计数器来保证具有指定周期数的复位脉冲宽度;
3)较难被外部引脚直接控制;
4)同步复位需要时钟以复位电路,但在门控时钟的使用时,当复位信号发出,时钟可能关闭,此时只能用异步复位在时钟恢复前移除复位。
异步复位优缺点:
1)不管有没有时钟都能复位;
2)设计人员不必添加同步复位的额外的门单元和延时线路,直接连接触发器的复位端;
1)DFT时,如果异步复位不能直接被外部引脚驱动,就必须断开异步复位电路与异步复位驱动器的连接,以保证DFT扫描和测试的正确;
2)异步复位将会带来毛刺信号,需要通过毛刺过滤器来消除其影响;
3)复位撤销时,不能位于时钟沿附近,否则会产生亚稳态,导致复位转态丢失。
(2)异步复位移除问题
使用复位同步器
(3)过滤复位毛刺
可以使用延迟链加或门的方式来过滤毛刺信号(注意延迟链在PVT中的延迟变化)
7.时钟偏移与短路径
(1)时钟偏移
Tskew :整个芯片中时钟信号到达时间的相对差异称为时钟偏移。
时序必须满足保存建立时间。
(2)短路径
在两个相邻触发器之间的数据传播延迟比时钟偏移还短时,就会出现该问题。
原本新数据应当在第二个触发器的第二个触发沿才进入触发器中,但由于时钟偏移小于数据传播延迟时,
在第一个时钟沿,D2就能接收到新数据,导致D1、D2在同一个边沿移位同样的数据,导致功能错误;
一些解决时钟偏移与短路径问题的方法:(目的即是满足Tskew < Tco + Tdelay - T2hold)
(1)是使时钟偏移最小化;
(2)在数据路径上加入延迟,调节数据到来时间;
(3)时钟反转;
(4)交替相位时钟;
(5)使用行波时钟结构;
(6)平衡线路长度;