I2C_Wait_ACK中 超时计数 为什么是250

最近在研究单片机驱动，

开发板用的神州王；例程时钟120MHz；

IIC中，有个地方有疑惑

TCS34725_I2C_Wait_ACK()超时计数 为什么是250？

uint8_t TCS34725_I2C_Wait_ACK()
{
         uint8_t timeOut = 0;
        
         TCS_SDA_DIR_IN();//SDA设置为输入 
         TCS_SDA_SET; delay_us(1);
         TCS_SCL_SET; delay_us(1);
         while(TCS_SDA_READ)
         {
                   timeOut++;
                   if(timeOut > 250)
                   {
                            TCS34725_I2C_Stop();
                            return 1;
                   }
         }
         TCS_SCL_RESET;//时钟输出0
                           
         return 0; 
}

 

根据协议，应该是在时钟脉冲9期间slave拉低SDA；

应答信号

　　I2C总线上的所有数据都是以8位字节传送的，发送器每发送一个字节，就在时钟脉冲9期间释放数据线，由接收器反馈一个应答信号。 应答信号为低电平时，规定为有效应答位（ACK简称应答位），表示接收器已经成功地接收了该字节；应答信号为高电平时，规定为非应答位（NACK），一般表示接收器接收该字节没有成功。 对于反馈有效应答位ACK的要求是，接收器在第9个时钟脉冲之前的低电平期间将SDA线拉低，并且确保在该时钟的高电平期间为稳定的低电平。 如果接收器是主控器，则在它收到最后一个字节后，发送一个NACK信号，以通知被控发送器结束数据发送，并释放SDA线，以便主控接收器发送一个停止信号P。

　　

 

IIC时序要求：

图片一时没找到，SDA hold time>0.6us

 

看回函数：

 

TCS_SDA_DIR_IN();//SDA设置为输入 
         TCS_SDA_SET; delay_us(1);
         TCS_SCL_SET; delay_us(1);

SDA拉高后延时1us，再拉高SCL，延时1us；

系统时钟是120MHz，计数100就是1us，所以计数250就是2.5us；

IIC通讯默认频率为100KHz，10us为1个周期，5us为1/2个周期；

也就是2.5us之内SLAVE能拉低SDA就表示ACK正常回复了；

按照holdtime的要求，理论上计数值可以到440都是可以的；

 

后面找到建立时间和保持时间的资料后再深入分析一下