【蓝桥杯】—{模块}—{AT24C02存储器Part_1}
九层妖塔 起于垒土
一、特征
●低压和标准电压操作
●内部存储器结构128 x 8(1K)、256 x 8(2K)、512 x 8(4K)、1024 x 8(8K)或2048 x 8(16K)
● 双线串行接口
●施密特触发器,用于抑制噪声的滤波输入
●双向数据传输协议
●100kHz(1.8V)和400kHz(2.7V,5V)兼容性
●写保护引脚,用于硬件数据保护
●8字节页面(1K,2K),16字节页面(4K,8K,16K)写入模式
●允许部分页面写入
●自定时写入周期(最大5 ms)
●高可靠性:续航时间:1百万次写入周期(擦写次数);数据保留:100年。
二、描述
●AT24C01A/02/04/08A/16A提供
○1024/2048/4096/8192/16384位串行电可擦除可编程只读存储器(EEPROM),
○其结构为128/256/512/1024/2048个字,每个字为8位 。
●该器件经过优化,可用于许多需要低功耗和低压运行的工业和商业应用。
●AT24C01A/02/04/08A/16A提供节省空间的8引脚PDIP,8引脚JEDEC SOIC,8引脚超薄Mini-MAP(MLP 2x3),5引脚SOT23(AT24C01A / AT24C02 / AT24C04)),8引脚TSSOP和8球dBGA2封装,可通过两线串行接口进行访问。
●此外,整个系列均提供2.7V(2.7V至5.5V)和1.8V(1.8V至5.5V)版本。
三、引脚说明
Table 1. 引脚配置:
引脚名称 | 功能 |
---|---|
A0~A2 | 地址输入 |
SDA | 串行数据 |
SCL | 串行时钟输入 |
WP | 写保护 |
NC | 没有连接 |
GND | 地 |
VCC | 电源 |
●串行时钟(SCL):(SCL输入用于将上升沿时钟数据输入每个EEPROM器件,将下降沿时钟数据输出到每个器件。)(?)
●串行数据(SDA):SDA引脚是双向的,用于串行数据传输。 该引脚是漏极开路驱动的,可以与任何数量的其他漏极开路或集电极开路器件进行线或。
●设备/页面地址(A2,A1,A0):
○A2,A1和A0引脚是为AT24C01A和AT24C02硬连接的设备地址输入引脚。 在单个总线系统上最多可以寻址八个1K / 2K设备(设备寻址在“设备寻址”部分详细讨论)。
○AT24C04使用A2和A1输入进行硬线寻址,并且在单个总线系统上总共可以寻址四个4K设备。 A0引脚为空连接,可以接地。
○AT24C08A仅使用A2输入进行硬线寻址,并且在单个总线系统上总共可以寻址两个8K设备。 A0和A1引脚不连接,可以接地。
○AT24C16A不使用设备地址引脚,这将单条总线上的设备数量限制为一个。 A0,A1和A2引脚不连接,可以接地。
●写保护(WP):
○AT24C01A/02/04/08A/16A的写保护引脚提供硬件数据保护。 当接地时,写保护引脚允许正常的读/写操作。 当写保护引脚连接到VCC时,写保护功能被使能并按照表2所示工作。
四、存储器结构
●AT24C02,2K串行EEPROM:内部存储器结构有32页,每页8字节,2K需要一个8位数据字地址用于随机字寻址。
五、设备操作
●时钟和数据转换:
○通常使用外围器件将SDA引脚拉高。 SDA引脚上的数据仅在SCL低电平期间改变(请参见第7页的图4)。 SCL高电平期间的数据更改将视为如下定义的启动或停止条件。
●开始条件:
○当时钟为高电平时,数据线从高电平到低电平的变化被定义为开始条件(S)
●停止条件:
○时钟为高电平时,数据线从低电平到高电平的变化被定义为停止条件( P ) 。
●应答:
○所有地址和数据字节都以8位字节一组的形式串行传输到EEPROM和从EEPROM传输出去。
○每收到一组8位的数据后,EEPROM都会在第九个时钟周期时返回应答信号;
○每当主控器件接收到一组8位的数据后, 应当在第 9 个时钟周期向EEPROM 返回一个应答信号。收到该应答信号后,EEPROM 会继续输出下一组 8 位的数据。若此时没有得到主控器件的应答信号,EEPROM 会停止读出数据,直到主控器件返回一个停止命令来结束读周期。
●待机模式:
○AT24C01A / 02/04 / 08A / 16A具有低功耗待机模式。
○可以通过以下方法进入该模式(使能):(a)上电后(b)收到STOP位并完成所有内部操作之后。
●存储器复位:
○在协议中断,断电或系统复位后,可以按照以下步骤复位任何2线器件:
1.连续输入9个时钟周期。
2.在每个周期中当SCL为高电平时,寻找SDA为高电平。
3.创建一个开始条件。
六、总线时序
设备寻址
Figure 7. 设备地址:
●1K,2K,4K,8K和16K EEPROM器件在开始条件之后都需要一个8位器件地址字,以使芯片能够进行读或写操作(请参见图7)。
●如图所示,设备地址字由前四个最高有效位的强制性零序列组成。这是所有EEPROM器件共有的。
●接下来的3位是1K / 2K EEPROM的A2,A1和A0设备地址位。这3位必须与其相应的硬接线输入引脚进行比较。
4K EEPROM仅使用A2和A1设备地址位,而第三位是存储器页面地址位。这两个设备地址位必须与其对应的硬接线输入引脚进行比较。 A0引脚不连接。
8K EEPROM仅使用A2设备地址位,接下来的2位用于存储器页面寻址。 A2位必须与其对应的硬接线输入引脚进行比较。 A1和A0引脚不连接。
16K不使用任何设备地址位,而是将3位用于存储器页面寻址。 4K,8K和16K器件上的这些页面寻址位应被视为随后的数据字地址的最高有效位。此时A0,A1和A2引脚不连接。
●器件地址的第八位是读/写操作选择位。如果该位为高电平,则启动读取操作,如果该位为低电平,则启动写操作。
●比较设备地址后,EEPROM将输出零(应答)。如果不进行比较,则芯片将返回待机状态。
写操作
①字节写入:
●写操作需要在设备地址字和应答之后跟随一个8位数据字地址。
●收到该地址后,EEPROM将通过SDA再次以逻辑零响应—确认信号,然后输入第一个8位数据字。
●收到8位数据字后,EEPROM将通过SDA输出零—确认信号,而寻址设备(例如微控制器)—数据传送设备必须以停止条件终止写入序列。
●此时,EEPROM进入内部定时写入周期,进入非易失性存储器。 在此写周期内,所有输入均被禁用,并且在写操作完成之前EEPROM不会响应(请参见第11页的图8)。
②页面写入:
●1K/2K EEPROM能够进行8字节的页面写入,而4K,8K和16K器件则可以进行16字节的页面写入。
●页面写的启动与字节写的启动相同,但是在第一个数据字输入后,微控制器不会发送停止条件。相反,在EEPROM确认收到第一个数据字之后,微控制器最多可以发送七个(1K/2K)或十五个(4K,8K,16K)数据字。收到每个数据字后,EEPROM将通过SDA以零响应—确认信号。微控制器—数据传送设备必须以停止条件终止页面写入序列(请参见第11页的图9)。
●收到每个数据字后,数据字地址的低三位(1K/2K)或四位(4K,8K,16K)位在内部递增。较高的数据字地址位不递增,从而保留了存储器页行的位置。当内部生成的字地址到达页面边界时,下一个字节将放置在同一页面的开头。如果将超过八个(1K/2K)或十六个(4K,8K,16K)数据字传输到EEPROM,则数据字地址将“翻转”,并且先前的数据将被覆盖。
③应答查询:
●一旦内部定时写周期开始并且EEPROM输入被禁用,就可以启动应答查询。 这涉及发送起始条件,后跟设备地址字。 读/写位代表所需的操作。 仅在内部写周期完成后,EEPROM才会以零响应,从而允许继续进行读或写序列。
读取操作
读取操作与写入操作以相同的方式启动,不同之处在于设备地址字中的读取/写入选择位设置为1。 共有三种读取操作:当前地址读取,随机地址读取和顺序读取。
①当前地址读取:
●内部数据字地址计数器维护在上一次读或写操作期间访问的最后一个地址,该地址加一。 只要维持芯片电源,该地址在两次操作之间就保持有效。 读取期间的地址“翻转”是从最后一个内存页的最后一个字节到第一页的第一个字节。
●写入期间的地址“翻转”是从当前页的最后一个字节到同一页的第一个字节。一旦将读/写选择位设置为1的设备地址送入并由EEPROM确认,当前地址数据字将被串行送出。 微控制器不响应输入零,但会产生以下停止条件(请参见第12页的图10)。
②随机读取:
●随机读取需要一个“虚拟”字节写入序列来加载数据字地址。 一旦设备地址字和数据字地址被输入并由EEPROM确认,微控制器必须产生另一个启动条件。
●现在,微控制器通过发送读/写选择位为高的设备地址来启动当前地址读取。 EEPROM确认器件地址并串行输出数据字。 微控制器不会以零响应,但会产生以下停止条件(请参见第12页的图11)。
③顺序读取:
●顺序读取由当前地址读取或随机地址读取启动。 微控制器接收到数据字后,将以确认响应。 只要EEPROM收到应答,它将继续增加数据字地址并串行输出连续的数据字。
●当达到存储器地址限制时,数据字地址将“翻转”,并且顺序读取将继续。 当微控制器没有以零响应但确实产生随后的停止条件时,顺序读取操作将终止(请参见第12页的图12)。
●
●
●
●
●
●
●
●