基于FPGA+RTL8201的UDP数据收发之MAC帧结构(四)

基于FPGA+RTL8201的UDP数据收发之MAC帧结构(四)

继续~~~~~~
基于FPGA+RTL8201的UDP数据收发之MAC帧结构(四)

基于FPGA+RTL8201的UDP数据收发之MAC帧结构(四)

基于FPGA+RTL8201的UDP数据收发之MAC帧结构(四)

基于FPGA+RTL8201的UDP数据收发之MAC帧结构(四)

至此,有了MAC帧的组成结构,以及如何发送到PHY芯片(MII接口),UDP收发基于FPGA的实现理论知识已经具备了,剩下的便是verilog实现了,发现很多时候,前期的准备、设计时间是要远大于写代码时间勒。