一、ARM的编程模式和7种工作模式

1、ARM的基本设定

• ARM 采用的是32位架构.
•  ARM 约定:
  • Byte ：     8 bits
  • Halfword ：16 bits (2 byte)
  • Word :       32 bits (4 byte)

大部分ARM core 提供：

• • ARM 指令集（32-bit）
  • Thumb 指令集（16-bit ）
  • Thumb2指令集（16 & 32bit）（集合了上边两个，现在大部分用的是这个）
• Jazelle cores 支持 Java bytecode

2、ARM的处理器工作模式

分为非特权模式和特权模式：User为非特权模式，其他六种均为特权模式。

特权模式又分为两种：一种是异常模式（中间五个），另一种是系统模式。

非特权模式：

• User : 非特权（用户）模式，大部分任务执行在这种模式

特权模式：

       异常模式：

• • FIQ :   当一个高优先级（fast) 中断产生时将会进入这种模式
  • IRQ :   当一个低优先级（normal) 中断产生时将会进入这种模式
  • Supervisor :当复位或软中断指令执行时将会进入这种模式
  • Abort : 当存取异常时将会进入这种模式
  • Undef : 当执行未定义指令时会进入这种模式

系统模式：

• System : 使用和User模式相同寄存器集的特权模式

注意：

• 除User（用户模式）是Normal（普通模式）外，其他6种都是Privilege（特权模式）。
• Privilege（特权模式）中除Sys模式外，其余5种为异常模式。
• 各种模式的切换，可以是程序员通过代码主动切换（通过写CPSR寄存器）；也可以是CPU在某些情况下自动切换。
• 各种模式下权限和可以访问的寄存器不同。

3、cpu为什么要设计这些模式

• CPU是硬件，OS是软件，软件的设计要依赖硬件的特性，硬件的设计要考虑软件需要，便于实现软件特性。
• 操作系统有安全级别要求，因此CPU设计多种模式是为了方便操作系统的多种角色安全等级需要。

二、ARM CPU本身自带的37个通用寄存器

特殊功能寄存器有特定的地址用来访问。通用型寄存器没有特定的地址，但是有特定的名字，可以通过名字访问。

1. ARM总共有37个寄存器，但是每种模式下最多只能看到18个寄存器，其他寄存器虽然名字相同但是在当前模式下不可见。
2. 对r13这个名字来说，在ARM 中共有6个名叫r13（又叫sp）的寄存器，但是在每种特定CPU模式下只有一种r13可见，其他的r13必须切换到他的对应模式下才能看到，这种设计叫影子寄存器（banked register）。

1. sp指针表示栈指针，是程序工作区。
2. lr用来做返回控制，用来存储返回值（函数调用返回值）。
3. pc表示程序控制寄存器，用来存储程序执行在哪。

          PC（Program control register）为程序指针，PC指向哪里，CPU就会执行哪条指令（所以程序跳转时就是把目标地址代码放到PC中），整个CPU中只有一个PC。

      4、cpsr是程序状态寄存器，用来记录当前CPU的运行状态。

      5、spsr是用来保存cpsr。（例如：当从USER转换到IRQ模式时，将USER的状态保存到IRQ的spsr中）

      6、总结：

              ARM共有37个寄存器，都是32位长度，37个寄存器中30个为“通用”型，1个固定用作PC，一个固定用作CPSR，5个固定用作5种异常模式下的SPSR。

      7、CPSR程序状态寄存器

         CPSR中各个bit位表明了CPU的某些状态信息，这些信息非常重要，和后面学到的汇编指令息息相关（譬如BLE指令中的E就和CPSR中的Z标志位有关）。

         CPSR中的I、F位和开中断、关中断有关。

         CPSR中的mode位（bit4～bit0共5位）决定了CPU的工作模式，在uboot代码中会使用汇编进行设置。

         Q位和J位一般用不到。

         N、Z、C、V位表示条件位：N表示返回负，Z表示返回0，C表示进位，V表示溢出。平时均为0，发生时变为1，是程序自动置1。

 

二、ARM的异常处理方式简单介绍

1. 什么是异常

1. 正常工作之外的流程都叫异常
2. 异常会打断正在执行的工作，并且一般我们希望异常处理完成后继续回来执行原来的工作
3. 中断是异常的一种

1. ARM有五种异常模式

1. FIQ :   当一个高优先级（fast) 中断产生时将会进入这种模式
2. IRQ :   当一个低优先级（normal) 中断产生时将会进入这种模式
3. Supervisor :当复位或软中断指令执行时将会进入这种模式
4. Abort : 当存取异常时将会进入这种模式
5. Undef : 当执行未定义指令时会进入这种模式

1. 异常向量表

1. 所有的CPU都有异常向量表，这是CPU设计时就设定好的，是硬件决定的。
2. 当异常发生时，CPU会自动动作（PC跳转到异常向量处处理异常，有时伴有一些辅助动作）
3. 异常向量表是硬件向软件提供的处理异常的支持。

4、ARM的异常处理机制

• 当异常产生时, ARM core:
  • 自动拷贝 CPSR 到 SPSR_<mode>（保存当前的状态）
  • CPU自动设置适当的 CPSR 位：
    • 改变处理器状态进入 ARM 态（CPSR中的T位）
    • 改变处理器模式进入相应的异常模式（CPSR中的Mode位）
    • 设置中断禁止位禁止相应中断 (如果需要) （CPSR中的I和F位）
  • 保存返回地址到 LR_<mode>（将异常时的地址保存到异常模式下的LR中，方便返回）
  • 设置 PC 为相应的异常向量（为PC设置异常向量表中的地址）
• 返回时, 异常处理需要:
  • 从 SPSR_<mode>恢复CPSR（恢复发生异常时的状态）
  • 从LR_<mode>恢复PC （恢复到发生异常时程序运行处）
  • Note:这些操作只能在 ARM 态执行.

5、总结

• 异常处理中有一些是硬件自动做的，有一些是程序员需要自己做的。需要搞清楚哪些是需要自己做的，才知道如何写代码。
• 以上说的是CPU设计时提供的异常向量表，一般成为一级向量表。有些CPU为了支持多个中断，还会提供二级中断向量表，处理思路类似于这里说的一级中断向量表。