LPDDR4 第四章 4.10 brust 写操作 4.11写时序参数 4.12 读写延迟

4.10 brust 写

一个写的命令需要CK上升沿采到正确的CS，CA[5:0]。在真值表当中定义。列地址的C[3:2]在写命令时需要拉低，C[1:0]在CA线上不传输（认为是0），所以写方向通常都是32byte对齐。tWL是写命令的最后一个上升沿到tDQSS时序需要被满足的时间点的距离。第一个数据采集操作在写之后tWL+tDQSS发生。

LPDDR4采用了不同步的DQS-DQ路径来降低功耗，因此DQS信号需要比DQ先tDQS2DQ时间到达颗粒端。DQS在实际起作用的DQS的前tWPRE时间就被驱动起来。提前的时间是2tCK。DQS/DQ必须调整delay的参数，让其到达颗粒端的时候正好DQS采到DQ的中间。DQ必须维持tDIVW的窗口时间。为防止温度电压的差异影响到，DQS需要正好处在中间，在16/32brust写完成之后DQS需要保持一个后导的时间tWPST。在写操作完成之后，预充电的操作被提上日程。

4.11 写时序参数

4.11.1 tWPRE的测量

4.11.2 tWPST的测量

4.12 读写延迟

NOTE1：对于每一组RL WL RTP和WR参数，显示了下限和上限。
NOTE2：DBI模式由MR3[6]控制，当MR3[6]=0,No DBI应用于RL。 当MR3[6] = 1，w / DBI列应用于RL。
NOTE3: 写延迟选择A还是B取决于MR2[6]。当MR2[6]=0,选择A栏，反之使用的就是B栏。
NOTE4：tWR是表示写完成到内部的auto预充电命令的时钟周期个数。
NOTE5：tRTP是表示读brust完成到auto预充电命令的时钟周期个数。
NOTE6：表格25当中的tRTP是给BL16使用的，对于BL32来说，需要加上8个时钟周期。