FPGA基础之逻辑单元LE（二）
FPGA基础之逻辑单元LE（二）
LE的基本组成在《FPGA基础之逻辑单元LE（一）》中做过一个简单的说明，下图是Cyclone iv器件手册中LE的详细组成：
上图中可以看出，LE的基本组成：
- 一个四输入的查找表（LUT-LookUp Table），实现四种变量输入的各种组合功能；
- 可编程寄存器（register）；
- 进位链（carry chain）；
- 寄存器链（register chain）；
- 输出可驱动行、列、本地以及寄存器链；
查找表主要用于实现代码当中的组合逻辑部分，也就是说在代码中所设计的一些与、或、非的逻辑关系，在实际布局布线后是以一种查找表的形式存在在电路结构中的 ，若是纯组合逻辑的话，LUT可以直接旁路到LE的输出端，并不需要占用寄存器资源，寄存器资源部分就可以用作他用了；
寄存器有时钟输入，时钟使能，异步清零输入，数据输入以及数据输出；时钟的输入信号不仅仅可以来自器件的全局时钟网络，也可以来自器件的IO和一些设计中内部的逻辑信号，同样的，时钟使能和异步清零的输入也可以是来自于器件的IO引脚和内部逻辑；