《计算机组成与设计》David A.Patterson-英文原版之处理器4.3章节思维导图(二)

1.《计算机组成与设计》David A.Patterson-英文原版之处理器4.3章节思维导图(二)
Description:
a memory unit : store the instructions of a program and supply intructions given an address
program counter : hold the address of the current instruction
adder : increment the PC to the address of the next instruction

Combination:
《计算机组成与设计》David A.Patterson-英文原版之处理器4.3章节思维导图(二)
2.《计算机组成与设计》David A.Patterson-英文原版之处理器4.3章节思维导图(二)
《计算机组成与设计》David A.Patterson-英文原版之处理器4.3章节思维导图(二)
3.《计算机组成与设计》David A.Patterson-英文原版之处理器4.3章节思维导图(二)
《计算机组成与设计》David A.Patterson-英文原版之处理器4.3章节思维导图(二)
4.《计算机组成与设计》David A.Patterson-英文原版之处理器4.3章节思维导图(二)
《计算机组成与设计》David A.Patterson-英文原版之处理器4.3章节思维导图(二)
5.combine all instructions above
《计算机组成与设计》David A.Patterson-英文原版之处理器4.3章节思维导图(二)
《计算机组成与设计》David A.Patterson-英文原版之处理器4.3章节思维导图(二)