Coursera 计算机组成——期末考试
1.第 1 个问题
以下人物中，没有参与电子计算机ENIAC研发工作的是
约翰•埃克特
约翰•冯•诺依曼
约翰•阿塔纳索夫
约翰•莫克利
Correct
1/1 分
2.第 2 个问题
指令执行的四个基本步骤为
取指、发射、执行、访存
取指、读数、运算、完成
取指、分派、计算、提交
取指、译码、执行、写回
Correct
1/1 分
3.第 3 个问题
以下属于冯•诺依曼计算机结构五大组成部分的是
加法器
控制器
Correct
乘法器
链接器
编译器
寄存器
存储器
Correct
1/1 分
4.第 4 个问题
下面对RISC和CISC的描述中，错误的是：
CISC指令系统中的指令数目较多，有些指令的执行周期很长；而RISC指令系统中通常指令数目较少，指令的执行周期都较短。
CISC指令系统支持多种寻址方式，RISC指令系统支持的寻址方式较少。
This should not be selected
CISC机器中的寄存器数目较少，函数参数必须通过栈来进行传递；RISC机器中的寄存器数目较多，只需要通过寄存器来传递参数。
Correct
CISC指令系统中的指令编码长度不固定；RISC指令系统中的指令编码长度固定，这样使得RISC机器可以获得了更短的代码长度。
0/1 分
5.第 5 个问题
按两个32位源操作数所在位置划分，MIPS和x86的加法指令都能够支持的是
寄存器+存储器
寄存器+立即数
存储器+立即数
寄存器+寄存器
Correct
1/1 分
6.第 6 个问题
关于x86指令构成，以下说法错误的是
指令长度是可变的
指令中可以只包含操作数
指令中可以只包含操作码
操作数在操作码之后
Correct
1/1 分
7.第 7 个问题
分析如下MIPS机器代码，通过手工反汇编后分析程序功能。
Address Instruction
0x00804000 0x00001025
... 0x00441020
0x20A5FFFF
0x0005402A
0x11000001
0x08201001
如果将上述汇编语言代码还原成最有可能的C语言代码，应该是
a = 0;
do {
a += b;
c--;
}
while(c > 0);
a = 0;
while(c > 0)
{
a += b;
c--;
}
a = 0;
do {
a += b;
c++;
}
while(c < 0);
a = 0;
while(c < 0)
{
a += b;
c++;
}
Correct
1/1 分
8.第 8 个问题
一个n位的行波进位加法器的门延迟数是
2n
2n+1
2n+2
2n+3
Correct
1/1 分
9.第 9 个问题
在下图的超前进位加法器中，最晚产生的信号是
S3
C3
C4
S2
Correct
1/1 分
10.第 10 个问题
“因为乘法的中间结果是相互独立的，所以可以同时产生所有的中间结果，从而提高乘法器的工作频率”。这句话是否正确？
正确
不正确
Correct
1/1 分
11.第 11 个问题
关于课程介绍的乘法器和除法器的共同点，以下哪些是正确的？
都需要一个或多个带移位功能的寄存器
Correct
都需要使用加法器进行中间结果的运算
Correct
32位运算都需要64位寄存器保存操作数或运算结果
Correct
都可以通过并行产生中间结果提高效率
1/1 分
12.第 12 个问题
在课程介绍的单周期处理器中，哪条指令的延迟最长？
addu rd, rs, rt
lw rt, imm16(rs)
sw rt, imm16(rs)
ori rt, rs, imm16
beq rs, rt, imm16
Correct
1/1 分
13.第 13 个问题
在课程介绍的单周期处理器中，哪些指令会用到ALU？
beq rs, rt, imm16
Correct
ori rt, rs, imm16
Correct
lw rt, imm16(rs)
Correct
addu rd, rs, rt
Correct
sw rt, imm16(rs)
Correct
1/1 分
14.第 14 个问题
下面对流水线技术的描述，正确的是：
不断加深流水线级数，总能获得性能上的提升。
流水线技术不仅能够提高执行指令的吞吐率，还能减少单条指令的执行时间。
流水级划分应尽量均衡，吞吐率会受到最慢的流水级影响。
Correct
指令间的数据相关可能会引发数据冒险，可以通过数据转发或暂停流水线来解决。
Correct
1/1 分
15.第 15 个问题
若处理器实现了三级流水线，每一级流水线实际需要的运行时间分别为2ns、2ns和1ns，则此处理器不停顿地执行完毕10条指令需要的时间为：
21ns
22ns
23ns
24ns
Incorrect
0/1 分
16.第 16 个问题
若向一个SRAM单元写入1，则需置BL=1，~BL=0，WL=1。请问，此时SRAM结构图中的晶体管M1~M6哪些处于连通状态？
M1
Correct
M2
M3
M4
Correct
M5
Correct
M6
Correct
1/1 分
17.第 17 个问题
对比SRAM和DRAM的实现结构，在哪些方面DRAM具有优势？
成本
Correct
功耗
Correct
访问速度
重量
抗干扰
集成度
Correct
1/1 分
18.第 18 个问题
一个正常运行的PC133内存（SDR SDRAM），其主要时序参数tRCD=23ns，tRP=23ns，CL=3。如果当前没有已经**的行，那一次读数据访问需要多少个时钟周期才能得到第一个数据？
3
6
9
12
Correct
1/1 分
19.第 19 个问题
如果直接映射高速缓存（Cache）的大小是4KB，并且块大小（block）大小为32字节。请问它每路（way）有多少行（line）？
128 4KB/32Byte
64
32
1
Correct
1/1 分
20.第 20 个问题
如果数据访问的地址序列为0->4->16->132->232->4096->160（以字节为单位），请问一共发生多少次替换？
0
1
2
3
Correct
1/1 分
21.第 21 个问题
8086系统的中断向量表中，若从0000H:005CH单元开始由低地址到高地址依次存放30H、40H、00H和B0H四个字节，则相应的中断类型码和中断服务程序的入口地址分别为 ______和______。（十六进制的字母用大写，高位的0不可忽略不写；请在两个答案之间换行）
23 B0004030H
Incorrect
0/1 分
22.第 22 个问题
下图指示了可屏蔽中断的响应和处理过程，其中哪个步骤是在读取中断向量？
1
2
3
4
6
9
Correct
1/1 分
23.第 23 个问题
比较程序控制、中断控制和DMA三种方式，以下哪些属于中断控制方式的特点？
外设与存储器间直接进行数据传送
需要CPU反复查询外设的状态
CPU可以和外设并行工作
Correct
数据要经过CPU中的通用寄存器中转
Correct
控制程序的编写最为简单
外设和存储器之间的数据交换由CPU承担
Correct
外设具有申请服务的主动权
Correct
1/1 分
24.第 24 个问题
比较程序控制、中断控制和DMA三种方式，以下哪些属于DMA方式的特点？
CPU可以和外设并行工作
Correct
控制程序的编写最为简单
需要CPU反复查询外设的状态
外设和存储器之间的数据交换由CPU承担
数据要经过CPU中的通用寄存器中转
外设与存储器间直接进行数据传送
Correct
外设具有申请服务的主动权
Correct
1/1 分
25.第 25 个问题
以使用独立DMAC进行外设到内存的传送为例（结构简图如下），主要过程可分为如下8步：
（1）CPU设置DMAC内部配置寄存器
（2）
（3）I/O接口向DMAC发出DMA传送申请
（4）
（5）
（6）
（7）重复第（5）（6）步，直到本次DMA传送完成
（8）返回第（2）步，等待下一次DMA传送申请
现需将下列操作填入步骤中空缺的内容，应该按照什么顺序填入？
a. DMAC向存储器发起总线写传输
b. DMAC响应I/O接口的申请
c. DMAC处于空闲等待状态
d. DMAC向I/O接口发起总线读传输
adcb
bdac
cbda
dbac
Correct