【FPGA学习笔记】fpga的内部结构

FPGA的内部结构

a、可编程IO

b、LE

基本可编程逻辑单元 （LE） 是可编程逻辑的主体。学习底层配置单元的LUT和寄存器比率的一个重要意义在于器件选型和规模估算。

（器件选型是一个综合性的问题，需要将设计的需求、成本、规模、速度等级、时钟资源、I/O特性、封装、专用功能模块等诸多因素综合考虑进来。）

c、嵌入式块RAM

1、FPGA内嵌的块RAM一般可配置为单口RAM，双口RAM，伪双口RAM，CAM，FIFO等常用存储结构。

2、RAM: 随机存取存储器，它可以随时把数据写入任一指定地址的存储单元，也可以随时从任一指定地址中读出数据。其读写速度是由时钟频率决定的。RAM主要用来存放程序及程序执行过程中产生的中间数据、运算结果 等。RAM是一种根据地址读，写数据的存储单元

3、CAM: 内容地址存储器，CAM这种存储器在其每个存储单元都包含了一个内嵌的比较逻辑，写入CAM的数据会和其内部存储的每一个数据进行比较，并返回与端口数据相同的所有内部数据的地址。CAM 返回的是端口数据相同的所有内部地址。
4、FIFO:先进先出队列的存储结构。
5、可以灵活地将LUT配置成RAM，ROM，FIFO等存储结构，这种技术被称为分布式RAM。根据设计需求，块RAM的数量和配置方式也是器件选型的一个重要标准。

d、布线资源

布线资源根据工艺、长度、宽度和分布位置的不同而划分为4类不同的类别：
第一类是全局布线资源，用于芯片内部全局时钟和全局复位/置位的布线；
第二类是长线资源，用以完成芯片Bank间的高速信号和第二全局时钟信号的布线；
第三类是短线资源，用于完成基本逻辑单元之间的逻辑互连和布线；
第四类是分布式的布线资源，用于专有时钟、复位等控制信号线。

e、底层嵌入功能单元

通用程度较高的嵌入式功能模块，比如PLL（Phase Locked Loop）、DLL（Delay Locked Loop）、DSP、CPU等。

f、硬核

不是所有FPGA器件都包含硬核。不是所有FPGA器件都包含硬核